

PATENT ABSTRACTS OF JAPAN

(11)Publication number : 64-032632

(43)Date of publication of application : 02.02.1989

(51)Int.Cl.

H01L 21/302

(21)Application number : 62-187532

(71)Applicant : HITACHI LTD

(22)Date of filing : 29.07.1987


(72)Inventor : MURAI FUMIO
SHIRAISHI HIROSHI
OKAZAKI SHINJI

(54) MANUFACTURE OF SEMICONDUCTOR DEVICE

(57)Abstract:

PURPOSE: To reduce a charge-up phenomenon by charged particles, and to obtain a pattern shape having high accuracy by transferring a resist pattern acquired by developing a resist after irradiation by charged particles to lower layers through etching in succession.

CONSTITUTION: A first layer resin film 3, a second layer carbon film 4, a third layer resin film 5 having high etching resistance against oxygen and a fourth layer resist film 6 are applied successively onto a substrate 2 to be worked. Charged particles 7 are applied. The resist film 6 is developed, and a resist pattern 8 is acquired. The resin film 5 is etched, using the pattern 8 as a mask. The carbon film 4 and the resin film 3 are etched in an atmosphere containing oxygen gas, employing the resin film 5 as a mask. The substrate 2 is worked, using the carbon film 4 and the resin film 3 as masks. Accordingly, a charge-up phenomenon by charged particles is reduced, and a pattern shape having high accuracy is obtained.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's

⑪ Int. Cl.⁴

H 01 L 21/302

識別記号

庁内整理番号

J-8223-5F

⑬ 公開 昭和64年(1989)2月2日

審査請求 未請求 発明の数 1 (全4頁)

⑭ 発明の名称 半導体装置の製造方法

⑮ 特 願 昭62-187532

⑯ 出 願 昭62(1987)7月29日

⑰ 発 明 者 村 井 二 三 夫 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内
⑰ 発 明 者 白 石 洋 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内
⑰ 発 明 者 岡 崎 信 次 東京都国分寺市東恋ヶ窪1丁目280番地 株式会社日立製作所中央研究所内
⑱ 出 願 人 株式会社日立製作所 東京都千代田区神田駿河台4丁目6番地
⑲ 代 理 人 弁理士 小川 勝男 外1名

明 細 書

1. 発明の名称

半導体装置の製造方法

2. 特許請求の範囲

1. 被加工基板上に順に、第1層樹脂膜、第2層カーボン膜、酸素に対するエッチング耐性の高い第3の層、および第4層レジスト膜を塗布する工程、荷電粒子を照射する工程、上記第4層レジスト膜を現像してレジストパターンを得る工程、該レジストパターンをマスクとして第3層膜をエッチングする工程、第3層膜をマスクとして第2層カーボン膜および第1層レジスト膜を酸素ガスを含む雰囲気中でエッチングする工程、第2層カーボン膜、第1層レジスト膜をマスクとして被加工基板を加工する工程を有することを特徴とする半導体装置の製造方法。

2. 特許請求の範囲第1項記載の半導体装置の製造方法において、第1層樹脂膜および第2層カーボン膜を塗布した後、樹脂層の軟化点以上の温度に加熱する工程を含むことを特徴とする半

導体装置の製造方法。

3. 特許請求の範囲第1項記載の半導体装置の製造方法において、第2層カーボン膜と酸素に対するエッチング耐性の高い第3層との間に樹脂層を設けることを特徴とする半導体装置の製造方法。

3. 発明の詳細な説明

〔産業上の利用分野〕

本発明は荷電粒子を用いてパターン形成を行う半導体装置の製造方法に係り、特に荷電粒子の蓄積によるチャージアップ現象を低減し高精度なパターン形成を行う方法に関する。

〔従来の技術〕

半導体装置のパターン形成には光、電子線、イオン線、X線等による照射により行われている。この中で微細加工の可能な電子線、イオン線の荷電粒子を用いる方法では、被加工基板が絶縁体の場合、荷電粒子が蓄積して基板がチャージアップし基板表面近傍の電位が乱れることにより高精度なパターン形成が行えないという問題がある。

従来の方法では、このチャージアップ現象を軽減するために、レジスト表面に導電性材料を被着する方法が知られている。例えば特開昭61-204932では第2図のように基板12に塗布された電子線レジスト13上にカーボン層14を形成する方法が述べられている。しかしながらレジスト上に導電性被着物を設ける方法では以下の2つの問題点がある。第1は入射荷電粒子がレジスト上被着物を通過する際、散乱を受けるためのパターンの解像度が低下する。第2はレジスト膜が化学薬品、特に有機溶媒に対して溶解あるいは変質しやすいためレジスト上に導電性材料を被着する方法や除去する方法に非常に制限を受ける。例えば金属膜を被着する場合には真空蒸着が必要である。また被着したカーボン膜を除去するためには酸素プラズマエッチングが必要となる。

〔発明が解決しようとする問題点〕

以上のように導電性膜をレジスト上に設ける方法は処理の煩雑さと精度の面で問題があった。

本発明の目的は、複雑な工程を必要とせず荷電

(2) 粒子によるチャージアップ現象を軽減して高精度なパターン形状を得る方法を提供することにある。
〔問題点を解決するための手段〕

上記目的は、被加工基板上のレジストを四層構造として、第1層を樹脂膜、第2層をカーボン膜、第3層を酸素に対するエッチング耐性の高い膜、第4層を荷電粒子に感応するレジスト膜とし、荷電粒子による照射後レジストを現像して得られるレジストパターンを順次エッチングにより下層に転写することにより達成される。

〔作用〕

前記第2層カーボン膜は導電性膜であるため、荷電粒子の蓄積によるチャージアップを軽減する働きを有する上、酸素プラズマによつて容易にエッチングすることができるため、第1層樹脂膜と第2層カーボン膜を同時にエッチング加工できるという利点を有する。このためレジスト上にカーボン膜を被着した場合に生じるカーボン膜の剥離工程が不要となる。さらにカーボン膜中での粒子線の散乱はレジストパターンの解像性に影響を与

えることもない。また塗布によつて滑らかな表面のカーボン膜を得るのは困難であるが第1層樹脂膜及び第2層カーボン膜を塗布後、第1層樹脂膜の軟化点を越える温度で加熱することによりカーボン表面を滑らかにすることができる。さらに第2層カーボン膜を塗布後、さらに樹脂膜を塗布することによつて表面を平坦化し、その上に酸素に対するエッチング耐性の高い層を塗布することでも滑らかな表面を得ることができる。

〔実施例〕

以下本発明の実施例を第1図により説明する。

第1図(a)のようにシリコン基板1上の被加工材料である二酸化シリコン2上に第1層樹脂膜としてOFPR-800(東京応化社商品名)層3を厚さ2 μ m塗布し、次に厚さ0.1 μ mのカーボン膜4を塗布した。窒素雰囲気中で210℃30分間の熱処理を行った。熱処理前にはカーボン膜表面の凹凸が200Åであったが、この熱処理によつて100Åと半減した。その後塗布性二酸化シリコン5を厚さ0.1 μ m塗布し200℃

30分の熱処理を行った。

次にポジ型電子線レジストRE5000P(日立化成商品名)層6を0.5 μ mの厚さで塗布した。その後第1図(b)のように可変矩形ビーム型電子線描画装置により加速電圧30KVで電子線7を2 μ C/cm²の照射量で照射し、テトラメチルハイドロオキシドを2重量%含む水溶液により現像し、レジストパターン8を得た。

さらに第1図(c)のように弗素を含むプラズマ中で塗布性二酸化シリコンをエッチングしてパターン9を得た。次に酸素プラズマによる反応性イオンエッチングによつてカーボン膜10及びOFPR-800層3を連続的にエッチングして第1図(d)のようなカーボン及び樹脂層のパターン10を得た。次に第1図(e)のように弗素ガスを含む反応性イオンエッチングによつて二酸化シリコンをエッチングし、最後に不要なカーボン膜および樹脂膜を酸素プラズマにより除去し第1図(f)のような最終的に所望とする二酸化シリコンのパターン11を得た。

このようにして形成したパターンの位置精度はカーボン層がない場合には電子ビームを3mm偏向した位置で0.5μm位置ずれがあつたのに対し、カーボン層を導入したものでは0.05μm以下の位置ずれであつた。

第3図は本発明の異なる実施例を示す図である。シリコン基板1上の被加工材料である二酸化シリコン膜2を被着し、その上に第1層樹脂膜としてOFPR-800層3を厚さ2μm塗布し、厚さ0.05μmのカーボン膜4を塗布し、次にポリスチレン15を0.05μm塗布した後210℃30分間の熱処理を行つた。次に塗布性二酸化シリコン5を0.1μmの厚さに塗布し200℃30分間の熱処理を行つた。最後に電子線レジストRE-5000P層6を厚さ0.5μm塗布して第3図の構造のレジストを得た。電子線描画以降のプロセスは実施例1の第1図(b)～(f)と全く同様である。本実施例でのポリスチレン15の表面の凹凸は50Å以下であり、カーボン膜がない場合の凹凸との差は見られなかつた。

(3) 〔発明の効果〕

以上説明したごとく本発明によれば、電子線描画中的のチャージアップ現象を軽減することができるため、パターン位置精度を向上することができる。またカーボン膜を塗布した時に生じやすい表面の凹凸もプロセスに支障のない程度に低く抑えることができる。さらにカーボン膜を除去するための新たな工程を必要としないため工程の簡略化が図れる。

なお、本発明ではカーボン膜を塗布により形成する場合について述べたが、これにこだわるものではなく、スパッタ法、CVD法(Chemical Vapor Deposition: 化学的気相成法)によつても被着できることは言うまでもない。さらに酸液に対する耐性の高い第3の層と電子線あるいはイオン線に感応する第4の層が同一の材料である例えばシリコン樹脂の場合も全く同じ効果を生み出すことができる。


4. 図面の簡単な説明

第1図(a)～(f)は本発明の一実施例を示

すレジスト構造とその加工工程を示す断面図、第2図は従来の技術を示すレジスト構造断面図、第3図は本発明の他の実施例になるレジスト構造を示す断面図である。

1…シリコン基板、2…被加工二酸化シリコン膜、3…第1層樹脂膜、4…カーボン膜、5…塗布性二酸化シリコン膜、6…電子線レジスト、7…電子線、8…電子線レジストパターン、9…塗布性二酸化シリコンパターン、10…カーボン膜および樹脂層のパターン、11…二酸化シリコンパターン、12…被加工基板材料、13…電子線レジスト、14…カーボン膜、15…ポリスチレン膜。


代理人 弁理士 小川勝男




(4)

第 1 図


(e)



(f)



第 2 図



第 3 図

